Penyelesaian Soal 10.11

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

1. Tujuan [Kembali]

Mengetahui bentuk rangkaian dan mensimulasikan pengaplikasian dari tugas soal pada software proteus.
Dapat mensimulasikan rangkaian di aplikasi proteus
Menyelesaikan tugas dari bapak darwinson

2. Alat dan Bahan [Kembali]

1. Logic state

2. Logic Probe

3. IC 10135

3. Dasar Teori [Kembali]

1. JK flip-flop

Rangkaian Dasar JK Flip-Flop

Gambar rangkaian diatas memperlihatkan salah satu cara untuk membangun sebuah flip-flop JK, J dan K disebut masukan pengendali karena menentukan apa yang dilakukan oleh flip-flop pada saat suatu pinggiran pulsa positif diberikan. Rangkaian RC mempunyai tetapan waktu yang sangat pendek, hal ini mengubah pulsa lonceng segiempat menjadi impuls sempit. Pada saat J dan K keduanya 0, Q tetap pada nilai terakhirnya. Pada saat J rendah dan K tinggi, gerbang atas tertutup, maka tidak terdapat kemungkinan untuk mengeset flip-flop. Pada saat Q adalah tinggi, gerbang bawah melewatkan pemicu reset segera setelah pinggiran pulsa lonceng positif berikutnya tiba. Hal ini mendorong Q menjadi rendah . Oleh karenanya J = 0 dan K=1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan mereset flip-flopnya. Pada saat J tinggi dan K rendah, gerbang bawah tertutup dan pada saat J dan K keduanya tinggi, kita dapat mengeset atau mereset flip-flopnya. Untuk lebih jelasnya daat dilihat pada tabel kebenaran JK flip-flop berikut.

Read more at: https://elektronika-dasar.web.id/jk-flip-flop/
Copyright © Elektronika Dasar

Pada saat J rendah dan K tinggi, gerbang atas tertutup, maka tidak terdapat kemungkinan untuk mengeset flip-flop. Pada saat Q adalah tinggi, gerbang bawah melewatkan pemicu reset segera setelah pinggiran pulsa lonceng positif berikutnya tiba. Hal ini mendorong Q menjadi rendah . Oleh karenanya J = 0 dan K=1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan mereset flip-flopnya. Pada saat J tinggi dan K rendah, gerbang bawah tertutup dan pada saat J dan K keduanya tinggi, kita dapat mengeset atau mereset flip-flopnya.

Untuk lebih jelasnya daat dilihat pada tabel kebenaran JK flip-flop berikut.

JK flip-flop merupakan flip flopyang dibangun berdasarkan pengembangan dari RS flip-flop. JK flip-flop sering diaplikasikan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). JK flip flop dalam penyebutanya di dunia digital sering di tulis dengan simbol JK -FF. Dalam artikel yang sedikit ini akan diuraikan cara membangun sebuah JK flip-flop menggunakan komponen utama berupa RS flip-flop. Rangkaian Dasar JK Flip-Flop JK flip-flop,teori jk flip-flop,fungsi jk flip flop,flip flop jk,rangkaian jk flip flop,dasar jk flip flop,truth table jk flip flop,jk ff,aplikasi jk flip-flop,manfaat jk flip-flop,kelebihan jk flip-flop,ic jk flip flop Gambar rangkaian diatas memperlihatkan salah satu cara untuk membangun sebuah flip-flop JK, J dan K disebut masukan pengendali karena menentukan apa yang dilakukan oleh flip-flop pada saat suatu pinggiran pulsa positif diberikan. Rangkaian RC mempunyai tetapan waktu yang sangat pendek, hal ini mengubah pulsa lonceng segiempat menjadi impuls sempit. Pada saat J dan K keduanya 0, Q tetap pada nilai terakhirnya. Pada saat J rendah dan K tinggi, gerbang atas tertutup, maka tidak terdapat kemungkinan untuk mengeset flip-flop. Pada saat Q adalah tinggi, gerbang bawah melewatkan pemicu reset segera setelah pinggiran pulsa lonceng positif berikutnya tiba. Hal ini mendorong Q menjadi rendah . Oleh karenanya J = 0 dan K=1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan mereset flip-flopnya. Pada saat J tinggi dan K rendah, gerbang bawah tertutup dan pada saat J dan K keduanya tinggi, kita dapat mengeset atau mereset flip-flopnya. Untuk lebih jelasnya daat dilihat pada tabel kebenaran JK flip-flop berikut. Tabel Kebenaran JK Flip-Flop CLK J K Q Keterangan 0 0 0 * Latch, kondisi terakhir ↑ 0 1 0 ↑ 1 0 1 ↑ 1 1 1 Latch, kondisi terakhir ↑ 1 1 0 Togle ↑ 1 1 1 Togle ↑ 1 1 0 Togle ↑ 0 0 0 Latch, kondisi terakhir ↑ 1 1 0 Latch, kondisi terakhir ↑ 1 1 1 Togle ↑ 1 1 0 Togle Selain dengan tabel kebenaran, dalam memahami karakteristik JK flip-flop seperti tabel diatas dapat dapat juga dipahami melalui timing diagram dari pemberian input kepada JK flip-flop seperti ditunjukan pada gambar berikut. Timing Diagram JK Flip-Flop Timing Diagram JK FF,diagram waktu jk flip flop Dari kedua penjelasan diatas (tabel kebenaran dan timing diagram) karakteristik JK flip-flop dapat kita pahami dengan cepat dan baik. Aplikasi JK flip-flop sering digunakan sebagai komponen utama suatu pencacah digital.

Read more at: https://elektronika-dasar.web.id/jk-flip-flop/
Copyright © Elektronika Dasar

2. Logic State

status logika Pengertian logis, benar atau salah, dari sinyal biner yang diberikan. Sinyal biner adalah sinyal digital yang hanya memiliki dua nilai yang valid. Dalam istilah fisik, pengertian logis dari sinyal biner ditentukan oleh level tegangan atau nilai arus sinyal, dan ini pada gilirannya ditentukan oleh teknologi perangkat. Dalam sirkuit TTL, misalnya, keadaan sebenarnya diwakili oleh logika 1, kira-kira sama dengan +5 volt pada garis sinyal; logika 0 kira-kira 0 volt. Tingkat tegangan antara 0 dan +5 volt dianggap tidak ditentukan.

3. Logic Probe

Logic Probe

Logic probe atau logic tester adalah alat yang biasa digunakan untuk menganalisa dan mengecek status logika (High atau Low) yang keluar dari rangkaian digital. Objek yang diukur oleh logic probe ini adalah tegangan oleh karena itu biasanya rangkaian logic probe harus menggunakan tegangan luar (bukan dari rangkaian logika yang ingin diukur) seperti baterai. Alat ini biasa digunakan pada IC TTL ataupun CMOS (Complementary metal-oxide semiconductor).

Logic probe menggunakan dua lampu indikator led yang berbeda warna untuk membedakan keluaran High atau Low. Yang umum dipakai yaitu LED warna merah untuk menandakan output berlogika HIGH (1) dan warna hijau untuk menandakan output berlogika LOW(0).

4. IC 10135

JK flip-flop merupakan flip flopyang dibangun berdasarkan pengembangan dari RS flip-flop. JK flip-flop sering diaplikasikan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter)

Konfigurasi pin IC 10135

Data Sheet IC 10135

4. Percobaan [Kembali]

A. prosedur percobaan

1. Siapkan semua alat dan bahan yang diperlukan

2. Disarankan agar membaca datasheet setiap komponen

3. Rangkailah Rangkaian sesuai dengan gambar dibawah

4. Coba dijalankan rangkaian apabila ouput hidup/berputar (motor dc) maka rangkaian bisa digunakan

B. Rangkaian Simulasi

Pada rangkaian JK Flip Flop jenis Emitter Coupled Logic (ECL) yang mana disini menggunakan IC 10135, IC 10135 ini memiliki 5 inputan dan 2 outputan. Dimana untuk kaki inputan Set dan Reset merupakan aktif high yang mana untuk tabel kebenaran set dan reset seperti yang ada pada tabel dibawah ini.

Sedangkan untuk inputan J,K , CLK juga merupakan aktif high yang mana untuk tabel kebenaran set dan reset seperti yang ada pada tabel dibawah ini.

C. Video

5. Download File [Kembali]

Download HTML klik disini

Download rangkaian Simulasi proteus klik disini
Download video klik disini

Download Datasheet IC JK Flip Flop 10135 klik disini

Cari Blog Ini

Natasya Az-Zahra Cinta Rechan - 2110951037