Tugas Pendahuluan Modul 4 Percobaan 1 Kondisi 6
Modul 4 Shift Register
Pada percobaan 1 kondisi 6, kita menggunakan IC 74LS74 dengan output berupa 7-segment common anoda. Pada percobaan ini menggunakan D flip flop yang mana rangkaian tersebut merupakan jenis counter syncronous karena dapat dilihat pada rangkaian, masing-masing clock pada D flip flop sama-sama terhubung dengan CLK yang mana berasal dari output gerbang AND. Pada percobaan ini terdapat 7 buah switch SPDT yang mana masing-masing terhubung dengan VCC dan ground. Pada masing-masing flip flop, untuk inputan S berasal dari switch itu sendiri, inputan CLK berasal dari gerbang AND, dan untuk inputan D pada flip flop pertama berasal dari switch 6, sedangkan untuk input flip flop kedua berasal dari output flip flop sebelumnya, dan begitupun seterusnya sampai flip flop ke-4. Output pada rangkaian keluar secara bergantian membentuk bilangan biner sehingga dapat terbaca pada 7 segment. Ketika rangkaian diajalankan maka output pada flip - flop pertama akan berlogika 1 sedangkan output pada flip- flop 2, 3 dan 4 berlogika 0 sehingga membentuk bilangan biner 0001 dan terbaca pada 7SEG yaitu 1. Selanjutnya data bergeser membentuk bilangan biner 0011 dan 0111 sehingga terbaca pada display 7 segment yaitu 3 dan 7.
Komentar
Posting Komentar